EDA技術與應用簡介

隨著微電子技術和計算機技術的不斷髮展，在涉及通訊、國防、航天、工業自動化、儀器儀表等領域工作中，EDA技術的含量以驚人的速度上升，從而使它成為當今電子技術發展的前沿之一。下面是關於EDA技術與應用，希望大家認真閱讀!

　　1 前言

人類社會已進入到高度發達的資訊化社會，資訊社會的發展離不開電子產品的進步。 現代電子產品在效能提高、複雜度增大的同時，價格卻一直呈下降趨勢，而且產品更新換代的步伐 也越來越快，實現這種進步的主要原因就是生產製造技術和電子設計技術的發展。前者以微細加工 技術為代表，目前已進展到深亞微米階段，可以在幾平方釐米的晶片上整合數千萬個電晶體;後者 的核心就是EDA技術。EDA是指以計算機為工作平臺，融合了應用電子技術、計算機技術、智慧化 技術最新成果而研製成的電子CAD通用軟體包，主要能輔助進行三方面的設計工作：IC設計,電子 電路設計以及PCB設計。沒有EDA技術的支援，想要完成上述超大規模積體電路的設計製造是不可 想象的，反過來，生產製造技術的不斷進步又必將對EDA技術提出新的要求。

　　2 EDA技術的發展

回顧近30年電子設計技術的發展歷程，可將EDA技術分為三個階段。 (1) 七十年代為CAD階段，這一階段人們開始用計算機輔助進行IC版圖編輯和PCB佈局布 線，取代了手工操作，產生了計算機輔助設計的概念。 (2)八十年代為CAE階段，與CAD相比，除了純粹的圖形繪製功能外，又增加了電路功能設 計和結構設計，並且通過電氣連線網路表將兩者結合在一起，以實現工程設計，這就是計算機輔助 工程的概念。CAE的.主要功能是：原理圖輸入，邏輯模擬，電路分析，自動佈局佈線，PCB後分 析。 (3)九十年代為ESDA階段。儘管CAD/CAE技術取得了巨大的成功，但並沒有把人從繁重的 設計工作中徹底解放出來。在整個設計過程中，自動化和智慧化程度還不高，各種EDA軟體介面千 差萬別，學習使用困難，並且互不相容，直接影響到設計環節間的銜接。基於以上不足，人們開始 追求貫徹整個設計過程的自動化，這就是ESDA即電子系統設計自動化。

從目前的EDA技術來看，其發展趨勢是政府重視、使用普及、應用文泛、工具多樣、軟體功能強大。

中國EDA市場已漸趨成熟，不過大部分設計工程師面向的是PC主機板和小型ASIC領域，僅有小部分(約11%)的設計人員工發覆雜的片上系統器件。為了與臺灣和美國的設計工程師形成更有力的競爭，中國的設計隊伍有必要購入一些最新的EDA技術。

在資訊通訊領域，要優先發展高速寬頻資訊網、深亞微米積體電路、新型元器件、計算機及軟體技術、第三代移動通訊技術、資訊管理、資訊保安技術，積極開拓以數字技術、網路技術為基礎的新一代資訊產品，發展新興產業，培育新的經濟增長點。要大力推進製造業資訊化，積極開展計算機輔助設計(CAD)、計算機輔助工程(CAE)、計算機輔助工藝(CAPP)、計算機機輔助製造(CAM)、產品資料管理(PDM)、製造資源計劃(MRPII)及企業資源管理(ERP)等。有條件的企業可開展“網路製造”，便於合作設計、合作製造，參與國內和國際競爭。開展“數控化”工程和“數字化”工程。自動化儀表的技術發展趨勢的測試技術、控制技術與計算機技術、通訊技術進一步融合，形成測量、控制、通訊與計算機(M3C)結構。在ASIC和PLD設計方面，向超高速、高密度、低功耗、低電壓方向發展。

外設技術與EDA工程相結合的市場前景看好，如組合超大螢幕的相關連線，多螢幕技術也有所發展。

中國自1995年以來加速開發半導體產業，先後建立了幾所設計中心，推動系列設計活動以應對亞太地區其它EDA市場的競爭。

在EDA軟體開發方面，目前主要集中在美國。但各國也正在努力開發相應的工具。日本、韓國都有ASIC設計工具，但不對外開放 。中國華大積體電路設計中心，也提供IC設計軟體，但效能不是很強。相信在不久的將來會有更多更好的設計工具有各地開花並結果。據最新統計顯示，中國和印度正在成為電子設計自動化領域發展最快的兩個市場，年複合增長率分別達到了50%和30%。

EDA技術發展迅猛，完全可以用日新月異來描述。EDA技術的應用廣泛，現在已涉及到各行各業。EDA水平不斷提高，設計工具趨於完美的地步。EDA市場日趨成熟，但我國的研發水平沿很有限，需迎頭趕上。

　　3 ESDA技術的基本特徵

ESDA代表了當今電子設計技術的最新發展方向，它的基本特徵是：設計人員按照"自頂 向下"的設計方法，對整個系統進行方案設計和功能劃分，系統的關鍵電路用一片或幾片專用整合 電路(ASIC)實現，然後採用硬體描述語言(HDL)完成系統行為級設計，最後通過綜合器和適配 器生成最終的目標器件。這樣的設計方法被稱為高層次的電子設計方法，具體流程還將在4.2節中 做深入介紹。下面介紹與ESDA基本特徵有關的幾個概念。

　　3.1 "自頂向下"的設計方法

10年前，電子設計的基本思路還是選擇標準積體電路"自底向上"(Bottom-Up)地構 造出一個新的系統，這樣的設計方法就如同一磚一瓦地建造金字塔，不僅效率低、成本高而且 還容 易出錯。

高層次設計給我們提供了一種"自頂向下"(Top-Down)的全新的設計方法，這種設計 方法首先從系統設計入手，在頂層進行功能方框圖的劃分和結構設計。在方框圖一級進行模擬、糾 錯，並用硬體描述語言對高層次的系統行為進行描述，在系統一級進行驗證。然後用綜合優化工具 生成具體閘電路的網表，其對應的物理實現級可以是印刷電路板或專用積體電路。由於設計的主要 模擬和除錯過程是在高層次上完成的，這不僅有利於早期發現結構設計上的錯誤，避免設計工作的 浪費，而且也減少了邏輯功能模擬的工作量，提高了設計的一次成功率。

　　3.2 ASIC設計

現代電子產品的複雜度日益加深，一個電子系統可能由數萬箇中小規模積體電路構 成，這就帶來了體積大、功耗大、可靠性差的問題，解決這一問題的有效方法就是採用ASIC (Application Specific Integrated Circuits)晶片進行設計。ASIC按照設計方法的不同可分為：全定製ASIC，半定製ASIC，可程式設計ASIC(也稱為可程式設計邏輯器件)。

設計全定製ASIC晶片時，設計師要定義晶片上所有電晶體的幾何圖形和工藝規則，最 後將設計結果交由IC廠家掩膜製造完成。優點是：晶片可以獲得最優的效能，即面積利用率高、速度快、功耗低。缺點是：開發週期長，費用高，只適合大批量產品開發。

半定製ASIC晶片的版圖設計方法有所不同，分為門陣列設計法和標準單元設計法，這 兩種方法都是約束性的設計方法，其主要目的就是簡化設計，以犧牲晶片效能為代價來縮短開發時間。

可程式設計邏輯晶片與上述掩膜ASIC的不同之處在於：設計人員完成版圖設計後，在實驗 室內就可以燒製出自己的晶片,無須IC廠家的參與，大大縮短了開發週期。

可程式設計邏輯器件自七十年代以來，經歷了PAL、GAL、CPLD、FPGA幾個發展階段，其中 CPLD/FPGA屬高密度可程式設計邏輯器件，目前整合度已高達200萬門/片，它將掩膜ASIC整合度高的 優點和可程式設計邏輯器件設計生產方便的特點結合在一起，特別適合於樣品研製或小批量產品開發，使產品能以最快的速度上市，而當市場擴大時，它可以很容易的轉由掩膜ASIC實現，因此開發風 險也大為降低。

上述ASIC晶片，尤其是CPLD/FPGA器件，已成為現代高層次電子設計方法的實現載體。