Pspice模擬電路不能過大如何解決

在EDA學習中我們一定碰到過Pspice模擬電路不能過大的問題，那麼怎麼解決呢?下面YJBYS小編為大家整理了相關資訊，希望對你有所幫助。

　　如何解決Pspice模擬電路不能過大的問題?

PSPICE模擬的是理想環境，除非你自己將一些寄生引數定義到迴路中，所以RC過大或過小也不會計算到寄生引數中。

您這個問題有兩個可能，但兩種都是因為時間的關係：

1。因為RC振盪電路有一個關鍵引數就是響應時間和振盪頻率，所以如果過大，響應時間太長或太短，導致在給定的時間裡面沒有響應或者太短而響應的影象不明顯;

2。就是你在設定模擬引數(EDIT SIMULATION)，就是你在放觸筆之前要編輯的一個模擬環境，那裡有設定響應時間，如果不能將那個時間跟RC響應時間對應，就不能顯示影象。(看不太清您的圖，不過猜測應該是您設定的時間太長了，如果您原來是響應1S，您可以試著改成10ms,因為看圖片在零點那個位置好像有個脈衝)

所以如果您不改RC值，但是在設定模擬引數那裡修改起始時間，保持時間......一樣能實現圖形的輸出的。

　　執行Cadence16.2的Allegro PCB Editor時，在Setep→Use Preferences時出現以下提示對話方塊："No match found for 'my_favorites' in the search path ."

忽略後，改變Allegro PCB Editor工作時的環境變數(例如padpath、psmpath路徑等)，再儲存的`時候出現以下對話方塊:"changes not saved, cannot update the env file"

問題原因：

在軟體安裝時，需指定Cadence的工作路徑/HOME位置。若不採取軟體預設設定，則需要人為修改系統變數home。出現該錯誤，就是因為指定的工作路徑與系統變數home值不符!

解決方法：

將pcbenv資料夾換一個位置，同時修改系統變數home的值即可。

1. 找到pcbenv資料夾(一般位於C:documents and settingsuser中)

2. 將其cut到某位置，如Cadence的安裝路徑

3. 右擊我的電腦→屬性→高階→環境變數，更改系統環境變數裡home的值，將此值設為絕對路徑，指向pcbenv資料夾，例如E:program_filesCadence